Программные продукты и системы

Асинхронные схемы – особый класс устройств, главным отличием которых от традиционных синхронных схем является работа без тактового генератора. Вместо внешнего тактирования в асинхронных схемах используются события изменения набора входных сигналов, инициирующих переключение элементов.

Большая часть современных систем автоматизированного проектирования (САПР) в своих расчетах принимает началом пути сигнала момент прихода тактового импульса на синхронизирующий вход триггера, а завершением – приход этого сигнала на вход данных следующего триггера. Подобное упрощение целесообразно, поскольку критерий длины пути сигнала в пределах периода такового импульса является основным условием работы синхронных схем. Отказ от принципа тактирования, как в случае асинхронных схем, делает невозможным использование классических алгоритмов статического временного анализа, основанных на концепции конечности распространения сигнала. Принято считать, что для асинхронных схем такие методы применяться не могут и требуется создание новых алгоритмов и новых САПР, позволяющих учитывать специфику работы без тактового импульса.

В 80-х годах прошлого века В.И. Варшавский показал, что любая синхронная схема может быть преобразована в самосинхронную (burst mode). Сам процесс преобразования можно свести к формальным процедурам, включающим те же основополагающие принципы, что и при синтезе синхронных схем. Таким образом, возможно использование существующих САПР на отдельных участках маршрута проектирования самосинхронных схем. За рубежом делались попытки использования коммерческих САПР для синтеза са- мосинхронных схем, но популярности не получили. В НИИСИ РАН разработана особая методика синтеза в САПР Synopsys Design Compiler (DC), позволяющая синтезировать отдельные участки самосинхронного конвейера на основе исходной спецификации в формате Verilog HDL.

Подробное описание дается в статье «Использование Synopsys Design Compiler для синтеза самосинхронных схем», автор Сурков А.В. (НИИСИ РАН, Москва).